DDR3
简介
Synchronous Dynamic Random Access Memory，翻译过来就是同步动态随机存储器，“同步”的意思是 SDRAM 工作需要时钟线，“动态”的意思是 SDRAM 中的数据需要不断的刷新来保证数据不会丢失，“随机”的意思就是可以读写任意地址的数据。
RAM分为SRAM和SDRAM
SRAM不需要刷新，但是比较贵，读写速度比较快，用作内部RAM或Cache
SDRAM需要刷新，比较便宜，用作内存条。读写速度不断改进-->SDRAM,DDR DDR2 DDR3 DDR4
SDRAM总线
初代SDRAM，非DDR3
控制线
地址分为行地址和列地址
预充电
BANK是SDRAM被分成的小块,2的倍数个
地址线
BANK线
其他
DDR3总线
控制线
其他
DDR3 关键时间参数
传输速率
1066MT/S、 1600MT/S、 1866MT/S
tRCD 参数
（BANK地址+行地址）-（列地址+操作命令）的时间
寻址时间
时间在手册里面有，初始化 DDR3 的时候需要配置
CL 参数
寻址完成等待传输时间
AL
相当于行激活tRCB的值是0，但是行激活操作总时间不变，还是要tRCB的延时，等于提前了tRCB,交换了列激活和tRCB的位置
MMDC
MMDC 是一个多模的 DDR 控制器，可以连接 16 位宽的 DDR3/DDR3L、 16 位
宽的 LPDDR2， MMDC 是一个可配置、高性能的 DDR 控制器。
MMDC 外设包含一个内核(MMDC_CORE)和 PHY(MMDC_PHY)，内核和 PHY 的功能如下：
MMDC 内核：内核负责通过 AXI 接口与系统进行通信、 DDR 命令生成、 DDR 命令优化、读/写数据路径。
MMDC PHY： PHY 负责时序调整和校准，使用特殊的校准机制以保障数据能够在 400MHz被准确捕获。
MMDC 的主要特性如下：
①、支持 DDR3/DDR3Lx16、支持 LPDDR2x16，不支持 LPDDR1MDDR 和 DDR2。
②、支持单片 256Mbit~8Gbit 容量的 DDR，列地址范围： 8-12 位，行地址范围 11-16bit。 2个片选信号。
③、对于 DDR3，最大支持 8bit 的突发访问。
④、对于 LPDDR2 最大支持 4bit 的突发访问。
⑤、 MMDC 最大频率为 400MHz，因此对应的数据速率为 800MT/S。
⑥、支持各种校准程序，可以自动或手动运行。支持 ZQ 校准外部 DDR 设备， ZQ 校准 DDR I/O 引脚、校准 DDR 驱动能力
流程
校准->超频测试
因为不同的 PCB、不同的 DDR3L 芯片对信号的影响不同，必须要进
行校准，然后用新的校准值重新初始化 DDR。
校准结果其实就是得到了一些寄存器该有的值，比如 MMDC_MPWLDECTRL0 寄
存器地址为 0X021B080C，此寄存器是 PHY 写平衡延时寄存器 0，经过校准以后此寄存器的值应 该 为 0X00000000 ， 以 此 类 推 。 我 们 需 要 修 改 ALIENTEK_512MB.inc 文 件中寄存器的值 ,ALIENTEK_512MB.inc 修改完成以后重新加载并下载到开发板中，
超频测试的目的就是为了检验 DDR3 硬件设计合不合理，一般 DDR3 能够超频到比标准频率高 10%~15%的话就认为硬件没有问题，因此对于正点原子的 ALPHA 开发板而言，如果 DDR3 能够超频到 440MHz~460MHz 那么就认为DDR3 硬件工作良好
